Minimizarea+funcţiilor+logice

În practica designului circuitelor integrate digitale, două dintre cele mai importante aspecte le reprezintă costul circuitului şi fiabilitatea acestuia. De aceea, etapa de proiectare este aceea în care se va lua decizia în legătură cu forma finală a funcţiei logice care va fi implementată. //**Definiţie:**// Prin **minimizare** se înţelege trecerea de la o formă canonică la o formă elementară de exprimare a funcţiei, prin eliminarea unor variabile de intrare din termenii funcţiei.
 * Minimizarea funcţiilor logice **
 * **Scopul minimizării ** constă în obţinerea unei expresii a cărei implementare va costa mai puţin sau care va opera mai rapid decât prin implementarea expresiei iniţiale.
 * Una dintre cele mai răspândite metode de minimizare este aceea utilizând **diagramele Veitch-Karnaugh**.


 * Minimizarea prin diagramele Veitch-Karnaugh ** reprezintă o metodă vizuală simplă de identificare a termenilor care pot fi combinaţi.

//Nu întotdeauna implementarea directă a unei forme minime, rezultată din diagrama V-K, se face cu un număr minim de porţi. //
 * Tehnica minimizării cu ajutorul diagramelor Veitch-Karnaugh: **
 * 1) Se începe, de obicei, de la funcţia exprimată ca sumă de produse.
 * 2) Se marchează cu 1 căsuţele din diagrama Veitch-Karnaugh care corespund termenilor din expresie; căsuţele rămase pot fi marcate fie cu zerouri pentru a indica faptul că funcţia va fi 0 în aceste situaţii, fie vor rămâne goale.
 * 3) Se grupează cele mai largi suprafeţe valide de 1 formate din căsuţe adiacente (pe orizontală sau verticală ); suprafeţele pot conţine un număr de căsuțe/pătrate egal cu puteri ale lui 2.
 * 4) Se consideră a fi căsuţe adiacente inclusiv cele de pe latura opusă (sus/jos sau stânga/dreapta), întrucât ele corespund termenilor care au doar o variabilă diferită.
 * 5) Aceste suprafeţe maximale corespund termenilor elementari.
 * 6) Forma elementară se obţine ca o sumă de produse, unind prin operatori **<span style="font-family: Arial,sans-serif; font-size: 12pt; line-height: 1.5;">SAU (OR) **<span style="font-family: Arial,sans-serif; font-size: 12pt; line-height: 1.5;"> termenii elementari rezultaţi în urma etapei 5**.**
 * Observaţie: **

<span style="font-family: Arial,sans-serif; font-size: 12pt;">folosind diagrama V-K.
 * Exemplu ** : <span style="font-family: Arial,sans-serif; font-size: 12pt;"> Să se minimizeze funcţia f = <span style="font-family: Arial,sans-serif; font-size: 10pt;">P3+P7+P8+P9 +P12 +P13 +P15

<span style="font-family: Arial,sans-serif; font-size: 12pt;">Pentru construirea diagramei Karnaugh se poate porni de la **f.c.n.d.** (caz în care suprafeţele maximale vor fi date de căsuţele adiacente conţinând 0 logic) <span style="font-family: Arial,sans-serif; font-size: 12pt;">sau **f.c.n.c**. (caz în care suprafeţele maximale vor fi date de căsuţele adiacente conţinând 0 logic). <span style="font-family: Arial,sans-serif; font-size: 12pt; line-height: 0px; overflow: hidden;">
 * <span style="font-family: Arial,sans-serif; font-size: 12pt;">REZOLVARE **